狭くて速いか、広くて遅いか、この2つの間でメモリーが揺れている。DRAMのインターフェースは、インターフェース幅が広いパラレルバス技術が使われてきた。しかし、次世代のCPUやグラフィックスチップが求める広メモリー帯域のために、新しい技術が必要だという議論が持ち上がっている。

インターフェース幅が次世代メモリーの要

 メモリー帯域を一気に引き上げる方法は2つ。現在よりもインターフェース幅を狭くして、その代わりにぐっと速く転送する方法と、インターフェース幅をぐっと広くして、そこそこの速度で転送する方法だ。メモリー帯域は、インターフェース幅×データ転送レートなので、どちらの方法でも広帯域にできる。

将来のメモリーインターフェースは、広くて遅いか、狭くて速いの2つの選択肢がある。用途によって2つの技術がすみ分けることになるかもしれない。

 なぜ、インターフェース幅を変えなければならないのか。それは、今のメモリー技術のインターフェース幅が中途半端で、広帯域化が難しいからだ。

 インターフェース幅を狭くすると、高速シリアルバスが使っている高速化技術を使いやすくなる。PCI Expressで使われている2本の信号線で伝送する差動(ディファレンシャル)信号技術や、クロック信号を埋め込むシリアル伝送技術だ。インターフェース幅を半分に狭めても、転送レートを4~8倍にできるならメモリー帯域は2~4倍になる。同じメモリー帯域なら、ピン数を減らせる。

 その一方、半導体技術の進歩で、インターフェース幅を極端に広くすることも可能になり始めた。チップを積み重ねて接続することで、超幅広インターフェースを実現する技術だ。1024ビットのインターフェースにすれば、PCで一般的な128ビットインターフェースの8倍になる。データ転送レートを上げなくても、メモリー帯域は8倍にできる。

 メモリーインターフェースの技術を革新しようという提案は、PC向けのDDR4メモリーの規格化でも持ち上がったという。ところが、DDR4はDDR3の延長の技術に落ち着いた。PCやサーバーでは、過去の技術との互換性などが重視されるためだ。しかし、グラフィックスチップ向けメモリーと、モバイル機器向けメモリーでは話が違う。メモリー帯域のニーズが、もっと切羽詰まっているからだ。

 グラフィックスチップでは、近い将来に1TB/秒の超広帯域が求められている。グラフィックスチップの演算性能が2年ごとで倍になるため、メモリー帯域も倍々にする必要があるからだ。また、高速メモリーの高い消費電力が、グラフィックスボードの消費電力を上げてしまっている。こうした問題を、今のGDDRメモリー技術の延長で解決することは難しい。

 一方モバイルでは、近い将来に、10GB/秒以上のメモリー帯域を、消費電力を増やさず実現することが求められている。スマートフォンやタブレットに代表されるモバイル機器が、急速に高機能化しているためだ。CPUとグラフィックスの性能が上がると、比例してメモリー帯域が必要となる。しかし、バッテリー容量は増えないので、消費電力は増やせない。これも、今のLPDDR(低電力版メモリー)技術の延長で解決することは難しい。

 そのため、グラフィックス向けのポストGDDR5と、モバイル向けのポストLPDDR2では、メモリー技術を一新することが検討されているという。そこで、2つの方法が浮上してきたというわけだ。

この先は会員の登録が必要です。有料会員(月額プラン)は初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら