韓国サムスン電子(Samsung Electronics)は、プライベートイベント「Samsung Foundry Forum 2019 USA」(5月14日にカリフォルニア州サンタクララで開催)において、同社が開発を進めている最先端の半導体プロセス「3nm GAA(Gate All-Around)」の進捗状況を明らかにした。開発は順調に進んでおり、先行ユーザー向けにPDK(Process Design Kit) Version 0.1の提供を2019年4月に開始したという(ニュースリリース1)。

各種トランジスタの構造。Samsungの図
[画像のクリックで拡大表示]
各種トランジスタの構造や特徴。Samsungのビデオ

 Samsungは当初4nm世代でGAAの採用を予定していたが、FinFET構造の延長で4nmまでは必要な性能が得られるとして、2018年5月の「Samsung Foundry Forum 2018 USA」において「GAA構造は3nmプロセス以降で利用する」という方針に切り替えたことを発表した(関連記事1)。同社のGAAはMBCFET(Multi-Bridge-Channel FET)と呼ばれ、薄膜(ナノシート)をゲートに挟み込む構造を採る。ナノワイヤーをベースにしたGAAに比べて、より電流密度を向上できるという。

 2018年9月の「Samsung Foundry Forum 2018 Japan」において同社は、5nmおよび4nm FinFETプロセスでのリスク量産を2019年中に、2020年に3nm GAAプロセスでのリスク量産を始めることを明らかにした(関連記事2)。2019年4月には、5nmプロセスの開発が完了したことを発表している(ニュースリリース2関連記事3)。そして今回、2019年4月に5nmプロセスで作るチップの設計が始まったことを明らかにした。2019年下期中にそのチップの設計は完了し、2020年上期には量産が始まる予定とのことである。

 さらに今回、同社は設計環境の「SAFE(Samsung Advanced Foundry Ecosystem)-Cloud Program」についても発表した。SAFEを主要なプロバイダーのクラウド(AWS、Azureなど)の上で利用できるようになる。競合のTSMCは2018年10月より、クラウド上で設計を完結できる「OIP VDE(Open Innovation Platform Virtual Design Environment)を提供しており(ニュースリリース3)、SAFE Cloud Programはこれに対抗する位置付けとなる。