本記事は、エレクトロニクス実装学会発行の機関紙「エレクトロニクス実装学会誌」Vol.20 No.6 pp.407-412に掲載された「デバイス内蔵基板実装技術の最新動向」の抜粋です。全文を閲覧するにはエレクトロニクス実装学会の会員登録が必要です。会員登録、当該記事の閲覧は、エレクトロニクス実装学会のホームページからお進みください。

緒言

 2017年、初夏、東芝メモリの話題で日の丸半導体は大きく揺れている。一方、台湾のホンファイ精密工業の支援により経営再建中のシャープは、東証1部上場に復帰するかもしれない話題が飛び交っている。この特集号が出版されるころには状況も落ち着いていることと思われるが、この秋に発売予定のスマートフォンVer.8の回路構成判明によりデバイス関連の次なる動きが活発になることが予想される。部品内蔵基板は、多層板の内側に薄化したベアICや受動部品の抵抗、コンデンサ、インダクタなどの部品を埋め込み、基板表面にもさらにデバイスを実装・搭載することでモジュール基板面積を極力小型化する技術である。

 ここにきて、アップル社のスマホのAP(アプリケーションプロセッサ)に搭載されたFO-WLP(ファンアウト・ウエファーレベルパッケージ)が脚光を浴びており、超薄ICと超小型部品の3D化と共に取り巻く周辺技術の進展について合わせて述べてみたいと思う。

この先は会員の登録が必要です。有料会員(月額プラン)は登録月無料!