「ITC (International Test Conference) 2017」(米テキサス州フォートワースで2017年10月31日~11月2日に本会議開催)のセッション 4「Dealing with Jitter and Leveraging Light」では、アナログ回路のテスト技術に関する発表が行われた。デジタル回路のテスト技術の向上で出荷チップの故障率は数ppm(parts per million)程度まで低減されてきた。しかし、アナログ回路のテストカバレッジが低く、出荷チップ全体で1ppm以下の故障率を実現するには、アナログ回路のテストカバレッジを向上させる必要がある。

 このセッションの最初の講演は、ベルギーKatholieke Universiteit LeuvenとベルギーON Semiconductor社からの「Nonintrusive Detection of Defects in Mixed-Signal Integrated Circuits Using Light Activation」である。まず、出荷チップの故障率は10ppb(parts per billion)まで下げる必要があるとした。出荷後に故障が判明するケースの原因は、アナログ78%、配線18%、デジタル4%だと述べて、アナログ回路テストの重要性を改めて強調した。この発表で提案された手法では、回路に光を当ててソース・ドレイン-ウェル間の逆バイアスPN接合に光電流を発生させ、その際の出力電圧の変化からアナログ回路の故障を発見する。

 例えば、3.3V動作のユニティー・ゲイン・オペ・アンプにおいて動作電圧範囲は正常時に0V〜2.2Vとなっているケースで、最終段PMOSのソース側の配線が切れている場合には動作電圧範囲は0V〜1.5Vとなる。範囲は狭くはなっているが、ある程度の範囲で正常動作しているため、通常の試験でこの故障を発見するのは難しい。ここで、回路に光を当てて測定すると出力電圧はマイナス値となり、断線していることの判断が容易になる。フォトダイオードの等価回路は非常に簡単で広く使われる電流源・抵抗・容量の並列接続モデルを使用することができ、容易にSPICEによる故障シミュレーションが可能である。ON SemiconductorのRF回路に対して様々な故障シミュレーションで試したところ、光照射測定を行うことで故障検出率が27%向上することが分かった。

この先は有料会員の登録が必要です。今なら有料会員(月額プラン)は12月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら