高周波、低電圧化などに伴い、ノイズ問題に起因する動作不良、または、コンプライアンス試験やVCCIなどのEMC規格をクリアできないなどの問題点が顕在化している。そこで、日経BP社は「シグナル/パワーインテグリティーとEMC」と題したセミナーを、技術者塾として2016年2月23日に開催する(詳細はこちら)。本講座で講師を務めるイノテック 設計解析ソリューション部 部長の河村隆二氏に、ノイズ対策技術を身に付ける上でのポイントなどについて聞いた。(聞き手は、日経BP社 電子・機械局 教育事業部)

――シグナルインテグリティー(SI)、パワーインテグリティー(PI)、EMCを基礎から理解する効果について、教えてください。

イノテック 設計解析ソリューション部 部長の河村隆二氏

 SI/PI/EMCの対策では、過去の経験や勘に基づいた対策を取ったり、ICメーカーからの設計指示がある場合にはそのまま適用した設計を多く見受けます。

 SI/PI/EMCの基礎事項をしっかりとマスターし、これまで行ってきた設計の技術的な裏付けを得ることによって、今後の設計をより良くしていくためのベースを確立できると思います。また、SI/PIでは解析結果や実測結果に基づいて原因究明や改善を行っていきます。これらの結果の意味を正しく理解することによって、原因究明までの時間や改善のためのコストも削減できると思います。

――SI/PI/EMCに関する知識や理解は、今後ますます必要とされるようになるのでしょうか。

 はい、今後ますます必要になってくると思います。信号の伝送速度は、10Gビット/秒を超え、高周波固有の信号の減衰はより顕著になっています。また、LSIからの引き出し部、線長調整のためのミアンダ配線、ビアや部品の実装パッドなどの微小な配線経路上のインピーダンス不連続すらも無視できなくなってきます。一方、電源電圧は1.0Vを下回り、電源電圧の揺れに対する許容度がますます厳しくなっています。

 また、IOバッファーの同時動作によって、信号波形にひずみが生じる同時スイッチングノイズの影響が顕著になり、アナログ電源やPLL電源のようなノイズ感度が高い電源へのノイズ伝搬に起因する問題も発生しています。コスト削減の要求も高まり、基板の層数削減、基板サイズの小型化、両面実装から片面実装に変更、よりコストの安い部材を使用、対策部品を増やすことなく設計を最適化することによる問題箇所の改善、などを検討する必要があります。

 これらに対処するために、SI/PI/EMCの基礎技術は今後ますます必要とされます。また、私が所属する部門ではSI/PI/EMCの対策を専門に行っていますが、年々顧客からのノイズ対策の依頼数が増加していることからも、これらの該当技術の必要性を肌で感じております。