講演の様子
講演の様子
[画像のクリックで拡大表示]

 米Qualcomm社 Director of Engineering, Corporate R&DのSeung H. Kang氏は、「1st CIES Technology Forum」(2015年3月19~20日、主催:東北大学 国際集積エレクトロニクス研究開発センター)の基調講演に登壇(関連記事1)。「STT-MRAM:Current Status of Technology and Productization」と題し、スピン注入磁化反転型MRAM(STT-MRAM)への取り組みについて講演した。

 Kang氏の研究チームではかねて、SoC(system on a chip)混載に向ける高速の不揮発性メモリーとして、STT-MRAMの開発を進めてきた(関連記事2同3同4)。「SRAMやDRAMのような動作を見込める唯一の不揮発性メモリーで、混載に必要なマスク枚数が少なく、動作電圧も低い」との見立てからだ。

 STT-MRAMの基本素子であるトンネル磁気抵抗(TMR)型の磁性トンネル接合(MTJ)は、量産実績も豊富だ。HDD(ハードディスク装置)で10年以上の利用実績がある。しかも、HDD向けのMTJは非常に多数の膜を積層させた複雑な構造を取るのに対し、STT-MRAM向けは「材料面ではもっとシンプル」という。ただし、HDDではMTJを「読み出し用センサーというディスクリート部品として使うが、STT-MRAMでは多数のMTJを集積するため特性分布への配慮が必要で、その分ハードルは高い」。

 MTJ特性の均一化に加え、スピン(の向きが偏った電子の)注入による磁化反転の効率(STT efficiency)の向上が「最もクリティカルな課題」となる。STT efficiencyは、磁化反転のエネルギー障壁を、書き換え電流値で割った値として定義される。ここでは、垂直磁化やCoFeBフリー(記憶)層、SAF(synthetic anti-ferromagnetic)構造の採用などで改善を見込めるほか、MTJの微細化が有効だと述べた。MTJでは寸法を小さくするほど「エネルギー障壁が一定のまま、書き換え電流値が減る」ためだ。

この先は会員の登録が必要です。有料会員(月額プラン)は初月無料!