カリフォルニア大学バークレー校は,配線中にトランジスタを形成して3次元構造のLSIとする技術について「2006 IEDM」で発表した(講演番号6.1「WireFET Technology for 3D Integrate Circuits」)。簡単な製造工程で配線長を短くできるとして,配線での遅延が課題になっているFPGAなどへの適用を目指す。

この先は会員の登録が必要です。有料会員(月額プラン)は初月無料!