ダブルゲート構造およびナノワイヤ構造のトンネルFET
ダブルゲート構造およびナノワイヤ構造のトンネルFET
[画像のクリックで拡大表示]
ナノワイヤ構造のトンネルFETの特性
ナノワイヤ構造のトンネルFETの特性
[画像のクリックで拡大表示]
共鳴トンネル構造を導入
共鳴トンネル構造を導入
[画像のクリックで拡大表示]
共鳴トンネル構造を導入した場合の特性
共鳴トンネル構造を導入した場合の特性
[画像のクリックで拡大表示]

 米Intel社は、0.4V未満といった非常に低い電圧で駆動できるトランジスタであるトンネルFETを、ゲート長が9nm以下の技術世代へ微細化するための指針を示した(講演番号4.3)。ゲート長9nm前後までは、トンネルFETにナノワイヤ構造を組み合わせることで、0.4V未満の電源電圧でSiナノワイヤ・トランジスタよりも高いオン電流を得ることができるという。さらに、共鳴トンネル現象を利用して通常のトンネルFETに比べて高いオン電流が得られる構造を導入すれば、ゲート長9nm未満への微細化が可能になるとする。

 Intel社は今回、GaSbとInAsのヘテロ構造から成るトンネルFETを検証対象とした。ダブルゲート構造やナノワイヤ構造、共鳴トンネル構造などを導入した場合に、トランジスタ寸法に応じて電流駆動力がどのように変化するかをシミュレーションで検証している。ここでトンネルFETは、量子効果の一種であるバンド間トンネル現象をトランジスタの電気伝導に利用することで、Si-MOSFETに比べてオン電流の立ち上がりを急峻にする技術である。Si-MOSFETよりも低い電源電圧で高い電流駆動力が得られるため、極低電圧トランジスタの有力候補とされている。

 今回の検証は、ゲート長が9nm前後まで微細化されていると予測される2022年ごろのSi-MOSFETを比較の対象とした。GaSb/InAsトンネルFETにダブルゲート構造やナノワイヤ構造を導入した場合、ゲート長9nmの条件ではいずれの構造もSi-MOSFETに比べて高い電流駆動力が得られ、ボディ部を比較的厚くできるナノワイヤ構造の方が製造技術面では優位という。直径3nmのナノワイヤ構造を採るGaSb/InAsトンネルFETでは、電源電圧が0.4V未満のときにSiナノワイヤ・トランジスタに比べて約10~20倍のオン電流が得られるとしている。オン電流の立ち上がりの急峻さを示すパラメータであるS値は、Si-MOSFETの理論限界(約60mV/桁)をしのぐ47mV/桁を実現できるという。

 トンネルFETのソースとドレインの材料を入れ替えて、ヘテロ界面に量子井戸を備える共鳴トンネル構造にした場合は、S値を25mV/桁まで改善できる見通しである。この結果、0.27Vという非常に低い電源電圧でSi-MOSFETに比べて約100倍のオン電流が得られるという。トンネルFETでは一般に、ゲート長を短くするほどS値が劣化しやすい。これに対し、共鳴トンネル構造を使えばゲート長9nm未満までトンネルFETを微細化できるとIntel社は結論付けている。

この先は有料会員の登録が必要です。有料会員(月額プラン)は初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら