米MIPS社は、Warrior I-ClassのCPUコアの新製品「MIPS I7200」を発表した(ニュースリリース)。コンパクトなコードサイズと高い処理性能の両立を狙った「nanoMIPS ISA(命令セット)」を実装した初めてのCPUコアである。5G/Advanced LTE Proスマホ用SoCなどに向ける。

MIPS I7200の構成。MIPSの図
[画像のクリックで拡大表示]

 MIPS I7200は2命令同時発行のスーパースケーラー設計で、パイプラインは9段。最大9本の軽量Thread Context(TC)を同時実行可能である。この際OSからは、3つの仮想プロセッサーコア(VPE:Virtual Processor Element)が見える仕組みとなっている。TCの優先度制御と切り替えを0サイクルで実行可能である。

 メモリー管理は、Linuxや仮想メモリーOS向けにTLB(Translation Lookaside Buffer)ベースのフルMMU(Memory Management Unit)を用意する。一方、RTOSやベアメタル向けに、最大32個のMPU(Memory Protection Unit)を使うダイレクト・メモリー・アクセスも可能である。また、L1キャッシュとは別に最大1Mバイトのスクラッチパッド(SPRAM)をコアごとに搭載することができる。

この先は会員の登録が必要です。有料会員(月額プラン)は初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら