2000粒子の位置(縦軸)の時間変化の様子
(写真:東芝の動画を本誌が撮影)
[画像のクリックで拡大表示]

 東芝は、組み合わせ最適化問題を解く新しいアルゴリズム「シミュレーテッド分岐アルゴリズム(Simulated Bifurcation Algorithm:SB)」を開発し、詳細を論文誌に発表した1)

 SBは組み合わせ最適化問題向けの代表的なアルゴリズムといえる「シミュレーテッドアニーリング(SA)」を超える高速性や計算規模の拡張性を備えているため、組み合わせの要素が10万個を超える大規模な問題への適用に向くとする。2019年内にも社会インフラへの適用を目指した事業化を進める計画だ。

「最大カット問題」に適用

 SA、またはその改良版に基づいて組み合わせ最適化問題を解く専用機は、米ディーウェーブシステムズ(D-Wave Systems)、日立製作所、富士通、そしてNTTと国立情報学研究所(NII)が既に開発済み、または開発中である。東芝もこれに参戦した格好だが、当面、独自の特定用途向け集積回路(ASIC)などは開発せず、アルゴリズムをFPGAなどに実装して利用していく方針だ。

 東芝はこのアルゴリズムを実際にFPGAに実装し、組み合わせ最適化問題の1つ「最大カット問題」に適用して、NTTとNIIの結果と比較した(図1)。すると、NTTとNIIの結果よりバラつきの小さい解を、1回解くのに0.5m秒と、約1/10の所要時間で得られることを確認したという。

図1 “量子コンピューター”より高速
東芝のシミュレーテッド分岐(SB)マシンが、2000変数かつ全結合の「最大カット問題」を解いた場合の結果を、NTTなどが開発した量子コンピューターの一種であるコヒーレントイジングマシン(CIM)の結果(論文公表値)と比較した。東芝のSBマシンは演算器はFPGA1個から成るシステムだが、CIMの1/10となる1回0.5m秒で解を発見。それを複数解繰り返して得た値は、CIMで得た値とほぼ一致した。値のバラつきはCIMより小さい。
[画像のクリックで拡大表示]

 さらに東芝は、開発したSBのアルゴリズムとそれを実装したマシンは、その他のSAマシンまたは「量子アニーリング(QA)マシン」との比較でも、利用可能な変数の数や全結合への対応で優れているとする(表1)。

表1 東芝のSBマシンと他社開発のSAマシン(またはイジングマシン)との比較
東芝調べ。
[画像のクリックで拡大表示]

この先は有料会員の登録が必要です。「日経エレクトロニクス」定期購読者もログインしてお読みいただけます。有料会員(月額プラン)は初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら