東芝デバイス&ストレージが2019年9月にサンプル出荷を予定している、車載用画像認識プロセッサーSoCの「Visconti 5」に関して、同社の技術担当者に話を聞いた。同社は技術の詳細を「ISSCC 2019(International Solid-State Circuits Conference 2019)」(2019年2月17~21日に米国サンフランシスコで開催)で発表している(ニュースリリース)。

Visconti 5のチップ写真と主な仕様。PIは画像認識部、SIは制御部である(出典:東芝デバイス&ストレージのISSCC 2019講演スライド(講演番号7.2))
[画像のクリックで拡大表示]

 今回、話を聞いたのは、ISSCC 2019で講演した山田 裕氏(半導体研究開発センター エンベデッドコア技術開発部 エンベデッドコア技術開発第一担当 主務)である(講演番号は7.2で、タイトルは「A 20.5TOPS and 217.3GOPS/mm2 Multicore SoC with DNN Accelerator and Image Signal Processor Complying with ISO26262 for Automotive Applications」)。同氏によれば、Viscontiのアーキテクチャーの特徴は、Visconti 2から引き継がれている。その特徴とは、マルチCPUコアに専用のアクセラレーターを組み合わせるアーキテクチャーである。このアーキテクチャーによって、高速性と低消費電力を両立させてきた。講演タイトルにあるように、Visconti 5は20TOPS以上の処理性能と2TOPS/W以上の電力効率を達成したという。

 Visconti 5は大きく2つの部分(画像認識部と制御部)からなり、2つの部分で異なるCPUコアを集積する。画像認識部では、4コアの「Arm Cortex-A53」を2組(合計8コア)。制御部では、2コアの「Arm Cortex-R4」を2組(合計4コア)集積する。制御部の2コアのCortex-R4はロックステップ動作が可能なので、2組のロックステップ動作機構を備えていることになる。

Visconti 5の機能ブロック図。青い色が敷かれた画像認識部(PI)と、赤い色が敷かれた制御部(SI)の2つの部分からなる(出典:東芝デバイス&ストレージのISSCC 2019講演スライド(講演番号7.2))
[画像のクリックで拡大表示]

 専用のアクセラレーターは、ISSCC 2015で発表した「Visconti 4」(関連記事1関連記事2関連記事3)より4つ多く、全部で8つをVisconti 5は集積する。さらに市販のDSPコアを4個集積している(DSPコアの名称は明らかにしていない)。Visconti 5で新規追加された専用アクセラレーターは、「DNN(Deep Neural Network)」、「STMAT」、「AKAZE」、および「ISP(Image Signal Processor)」である。それぞれ、深層学習の推論、深さマップの生成、オブジェクトの追跡、カメラ入力の処理、の役割を担う。

Visconti 5で新規追加したのは、独自開発した4種のアクセラレーターと4個の市販DSPコア。いずれも赤い色のボックス。青い色のボックスはVisconti 4にも集積されているアクセラレーター(出典:東芝デバイス&ストレージのISSCC 2019講演スライド(講演番号7.2))
[画像のクリックで拡大表示]

この先は有料会員の登録が必要です。有料会員(月額プラン)は初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら