ソニーLSIデザインは、SystemCを使う画像処理ICの開発において課題となっていた検証時間を短縮する新技術について、「55th Design Automation Conference(DAC 2018)」(米サンフランシスコで6月24日~28日に開催)の「Designer Track」で口頭発表した。講演タイトルは「High-speed SystemC Simulation and Formal Verification Utilizing Modular Interface」(講演番号 51.2)である。

登壇した風間英樹氏。日経 xTECHが撮影

 同社は以前から画像処理ICの開発において、SystemCと高位合成を使って設計の効率化を図ってきた。最近では、設計の効率化が達成されたことで、開発における検証時間の長さが課題になってきた。開発期間の半分以上を検証が占めるという。そこで、検証時間短縮のためにフォーマル検証(形式検証)を活用する試みについて、1年ほど前に「DVCon(Design and Verification Conference) Japan 2017」で発表している(関連記事)。今回のDAC 2018における発表はその続編で、より具体的な内容になった。登壇したのは、DVCon Japan 2017のときと同じく、同社の風間英樹氏(第1技術部門 システムレベル設計部 シニアスペシャリスト)である。

検証が開発期間の半分以上を占める。ソニーLSIデザインのスライド
[画像のクリックで拡大表示]

 同氏は最初に検証時間の長期化の原因を2つ挙げた。1つは合成可能なSystemCの論理シミュレーションが並列処理できないこと。もう1つは、フォーマル検証ツールの実行時間が長いことである。これら2つの課題の解決を狙って、同氏らは、SystemCライブラリーの1つである「モジュラーインターフェース」を独自に開発することにした。これまでは、論理シミュレーターやフォーマル検証ツールといったEDAツールのベンダーが提供するモジュラーインターフェースを使っていた。

並列シミュレーションができない。ソニーLSIデザインのスライド
[画像のクリックで拡大表示]

この先は有料会員の登録が必要です。有料会員(月額プラン)は申し込み初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら