日経エレクトロニクス2013年9月16日号のpp.96-102「熱設計・熱対策が不可欠になった訳」を分割転載した後編です。前編はこちら

機器開発を進める上で必要不可欠な熱設計。本連載では、熱設計の基礎である伝熱や熱対策、そして基本的な熱設計手法を学ぶ。今回は、熱が引き起こす問題をまとめる。

問題1:半導体の熱暴走

 これから先、一番深刻になるであろう問題は、熱暴走である。既にいろいろなところで見られ、特にFPGAを使うケースで目立ってきた。

 半導体は微細化がどんどん進み、65nm、30数nmなどといった技術になってきているが、それにより、リーク電流が増えてきている。CMOSの消費電力Pdは次式で表すことができる。

PdA×Nt×f×C×V2Nt×Ileak×V

 Aはゲートの活性化率で、ゲートの遷移する確率を示す。Ntは素子の数で、今、非常に増えているものだ。fは動作周波数、Cは一つのゲートが持つ電気的な容量、Vは電圧、そしてIleakはリーク電流である。

 集積度が上がると、Ntはどうしても増えてしまう。fは急激ではないものの、基本的には増えていく。従って、AVを落としていくことになる。Vについては2乗で効くため、低電圧にすると電力をかなり抑えられる。

 ところが、微細化が進むと式の第2項目が効いてきてしまう。これはリーク電流に比例する項目であり、スイッチがオフなのにトンネル効果で電流が流れてしまったり、絶縁層が薄い所に徐々に電流が流れてしまったりする注2)

注2)第1項目は交流(AC)の成分、第2項目は直流(DC)の成分である。

 昔は式の第1項目だけを考えていればよく、半導体のスイッチを切り替えるときに発生する損失などがCPUの電力を決めていた。しかし今や、第2項目を無視できなくなっている。厄介なのはリーク電流の温度依存性が非常に強い、つまり温度が高くなるとリーク電流が急激に増えてしまうことだ。図4(a)は、米Intel社のサーバー機向けプロセサの消費電力に占めるリーク電力の割合を表したグラフである。例えば1990年代後半までは消費電力が100W近くあっても、リーク消費電力はその中の数Wレベルだった。しかし、このグラフの最新データである2006年では、消費電力120W中の数十Wがリーク消費電力となってしまっている。

図4 深刻になる「半導体の熱暴走」
半導体の微細化が進むことでリーク電流が急激に増加する(a)。リーク電流は温度が高くなると増加し、発熱が増えるので、放熱が悪いと熱暴走を招く(b)。(図:(a)は米Intel社の資料を基に著者が作成)
[画像のクリックで拡大表示]

 リーク電流は接合(ジャンクション)温度(Tj)の指数関数として表される。つまり、接合温度が高くなり、チップの温度が上がってくると、電流値が増える。

 チップの温度は、どちらかといえば、このスイッチング電力(式の第1項目)で上がる。そうするとリーク電力(式の第2項目)も増えてやがて収拾がつかなくなってしまう。つまり、暴走するのである。

 この定式化が正しければ、熱暴走温度を計算することができる(図4(b))。スイッチング電流を増やしていくと、ジャンクション温度が上がる。途中からはリーク電力が急激に増えていくため、熱対策をきちんと行う必要がある。

 図4(b)右のθjaは熱抵抗と呼ばれるもので、℃/WやK/Wで表される注3)。例えばθja=10は、チップから空気までの間の熱抵抗に1Wを与えると温度が10℃上がることを示す。1W当たり、空気に対してチップが10℃上がるような冷却設計をすれば、熱暴走はほとんど起きないだろうということだ。同様に、θja=20になると140℃ぐらい、θja=30になると130℃ぐらいで熱暴走が起こるといった見方をする。つまり、放熱対策とは、θjaの値を小さくすることである。

注3)jはジャンクション、aは周りの空気を示す。

この先は有料会員の登録が必要です。今なら有料会員(月額プラン)が4月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら