有機半導体TFTで電子回路を作製する上で必須のインバーター回路を、積層構造を用いない簡便な作製プロセスで、山形大学が構築した。この技術について、山形大学 有機エレクトロニクス研究センター(ROEL)と三菱ケミカルが「2018年第79回応用物理学会秋季学術講演会」(9月17~21日、名古屋国際会議場)で、「電極処理不要なp型高分子半導体を用いた相補型リングオシレータ回路」と題して講演した。同学術講演会から筆者が興味を持った講演を報告するシリーズの第4回は、この発表について報告する。

積層構造を作るため、複雑なプロセスが必要に

 相補型インバーター回路は電子集積回路の基本である。図1に、相補型回路の特徴を示す。相補型回路はp型とn型の2個のトランジスタで構成できる。理想的には、状態変化の時以外は、消費電力が非常に小さい。従って、低消費電力が要求されるデバイスへの応用では、相補型回路が適している。

 Si(シリコン)半導体を用いた集積回路では、イオン注入を用いてSi基板中にn型およびp型を作製できる。一方、有機半導体は現在のところ、イオン注入によってn型やp型を作ることができない。キャリア移動度が高い酸化物半導体も同様で、異なる材料を用いてn型とp型を作製する必要がある。なお、図1の「擬CMOS型」とは、例えばp型のみで構成したものである。相補型に比べて素子数が増えてしまうという欠点がある。

図1 相補型回路の特徴
(出所:山形大学)
[画像のクリックで拡大表示]

 図2に相補型集積回路の報告例を示すが、低電圧駆動、印刷プロセス、簡便でシンプルな作製工程といった有機トランジスタの特徴を生かした事例はまだない。

図2 相補型集積回路の報告例
(出所:山形大学)
[画像のクリックで拡大表示]

 一般に、有機トランジスタの性能を向上させるには、有機半導体層が接するソース・ドレイン(S/D)電極表面を自己組織化単分子(SAM)材料で処理するのが有効である。しかし、相補型回路を作製するためには、p型とn型の有機トランジスタの電極を別々に異なるSAM材料で処理する必要がある。このため、極めて煩雑な作製プロセスが必要になっている。具体的には、積層構造を作るために複雑な作製プロセスが必要だった。

 有機半導体を用いた相補型集積回路の過去の開発例として、インクジェット印刷や凸版反転印刷を用いた印刷電極と塗布型半導体を組み合わせたD-FF(flip-flop)回路、リングオシレーター、オペアンプなどがある。これらの特徴と課題を以下にまとめる(図3)。

 特徴は低電圧駆動である。駆動電圧は1.25Vと低い。

 一方、課題は先述のように、積層型集積回路の作製プロセス数が多くなってしまうことにある。作製プロセスの主なポイントを以下に示す。

・電極の印刷(印刷条件が基板表面状態により変動する)
・半導体の印刷方法(バンクの有無)
・絶縁膜の印刷
・溶液プロセス化

図3 積層構造の課題
(出所:山形大学)
[画像のクリックで拡大表示]

 そこで、p型とn型の半導体層を分離した積層構造をやめて、Si半導体の集積回路のように同一平面上にp型とn型を形成することが重要といえる。これまで積層構造を必要としていたのは、p型とn型の有機トランジスタの電極をそれぞれ簡便な浸漬プロセスで処理するためだった(図4)。積層構造にしないと、p型とn型の電極を別々に異なるSAM材料で処理することができなかった。

 山形大学は今回、電極処理の影響を受けにくいp型高分子半導体を用いることで、積層構造を用いずにp型とn型を同一平面上に形成した有機トランジスタを実現し、相補型インバーターやリングオシレーターなどの有機集積回路を簡便に作製した。

図4 積層構造が必要な理由
(出所:山形大学)
[画像のクリックで拡大表示]

この先は有料会員の登録が必要です。今なら有料会員(月額プラン)は12月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら