米インテル(Intel)は、Atomプロセッサーの次期マイクロアーキテクチャーである「Tremont」の詳細を、「Linley Fall Processor Conference 2019」(米カリフォルニア州サンタクララで2019年10月24日に開催)で発表した(ニュースリリース1)。Tremontマイクロアーキテクチャーのプロセッサーは、Coreの次期マイクロアーキテクチャー「Sunny Cove」のプロセッサーと一緒に、米マイクロソフト(Microsoft)が発売予定の2画面折り畳み式ノートPC「Surface Neo」(ニュースリリース2)に搭載されるという。

Tremontマイクロアーキテクチャーのプロセッサーの構成。Intelのイメージ
[画像のクリックで拡大表示]

 Tremontの存在は、2018年12月に開催の「Intel Architecture Day」(関連記事1)で明らかにされた。2019年5月の投資家向けミーティングの際には、3次元実装技術「Foveros」を使ったMCP(Multi Chip Module)の「Lakefield」に搭載されることが発表されたものの(関連記事2)、内部構造は不明なままだった。Lakefieldには、TremontマイクロアーキテクチャーのプロセッサーとSunny Coveマイクロアーキテクチャーのプロセッサーの両方が搭載される予定である。そのLakefieldはMicrosoftのSurface Neoに搭載されることが明らかになっており、2020年に市場投入の予定とされる。

 今回発表されたTremontの仕様を見ると、アウト・オブ・オーダーの同時6命令デコード/10命令実行であり、ある意味、Coreのマイクロアーキテクチャーよりも重厚な構成になったといえる(図1)。デコード部には、3命令のデコーダ-と命令キューが2組あり、ハイパースレッディングを前提に2つの命令ストリームを同時処理することを念頭に置いていると考えられる(図2)。すなわち、2つのスレッドに対してそれぞれ3命令/サイクルでのデコードを可能にすると思われる(図3)。また、分岐予測は従来に比べてかなり強化されており、ほぼCoreクラスの命令フェッチが搭載されている(図4)。

図1●Tremontは、Coreプロセッサーのマイクロアーキテクチャーと異なり、L2キャッシュは共有である。またFPU(Floating Processing Unit)はCoreマイクロアーキテクチャーほど強力ではない。なお、Tremontは、当初から4コア構成が想定されている。Intelのスライド
[画像のクリックで拡大表示]
図2●この構成だけを見る限りでは、仮にハイパースレッディングを無効化した場合、同時命令デコード数は3に落ちそうに思われる。Intelのスライド
[画像のクリックで拡大表示]
図3●このスライドでは「Optional single cluster mode」が紹介されていて、ハイパースレッディングを無効化した場合、1つの命令ストリームに対して最大で6命令/サイクルでのデコードが行える可能性も考えられる。Intelのスライド
[画像のクリックで拡大表示]
図4●分岐予測とフェッチは共用である。この部分はデュアルにできなかった模様。ただしフェッチはアウト・オブ・オーダー実行が可能なため、実際には2つの命令ストリームを問題なくフェッチ可能と見られる。Intelのスライド
[画像のクリックで拡大表示]

この先は会員の登録が必要です。今なら有料会員(月額プラン)が2020年1月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら