従来のコンピューターでは解くのに膨大な時間がかかる「組み合わせ最適化問題」。高速に近似解を得る専用マシンの開発に各社がしのぎを削る中、ビジネス応用に向けたレースで東芝が1歩前に踏み出した。

 同社は組み合わせ最適化問題の近似解を素早く計算できるPoC(概念実証)向け実験機を2019年中に開発し、成果を発表する計画だ。問題を入力して0.2ミリ秒~0.6ミリ秒ほどで解を出力できる見込みである。

 「この専用回路はトータルのレイテンシー(応答時間)で勝負する」。実験機向けの専用回路を開発した研究開発本部 研究開発センター コンピュータアーキテクチャ・セキュリティラボラトリーの辰村光介主任研究員はこう語る。同社は2019年9月にバルセロナで開催された半導体関連の国際会議「FPL2019」で成果を発表した。

東芝 研究開発本部 研究開発センター コンピュータアーキテクチャ・セキュリティラボラトリーの辰村光介主任研究員
[画像のクリックで拡大表示]

 組み合わせ最適化問題とは、膨大な数の組み合わせの中から、与えられた条件を満たす最適な解を見つける問題を指す。この問題を高速で解くコンピューターがあれば、交通の最適な流れを計算して渋滞を解消する、最短の物流経路を計算して輸送コストを削減する、といった用途に使える可能性がある。

 東芝は「サブミリ秒(1ミリ秒未満)で応答できる」という特徴を生かし、株式の高速取引や産業用ロボットの制御など、ミリ秒単位のリアルタイム処理が求められる用途の開拓を目指す考えだ。

 開発した専用回路は、同センター フロンティアリサーチラボラトリーの後藤隼人主任研究員が開発した高速アルゴリズム「シミュレーテッド分岐(Simulated Bifurcation)アルゴリズム」を半導体の論理回路として実装したもの。論理回路の構成を自由に変更できる半導体チップであるFPGA(Field-Programmable Gate Array)の回路IPとして使える。

東芝 研究開発本部 研究開発センター フロンティアリサーチラボラトリーの後藤隼人主任研究員
[画像のクリックで拡大表示]
(出所:東芝)
[画像のクリックで拡大表示]
(出所:東芝)
[画像のクリックで拡大表示]

 今回の回路を20nm世代のFPGAに実装した場合、4096変数の全結合(約800万結合、有向グラフなどでは約1600万個の相互作用パラメーター)という規模の組み合わせ最適化問題を扱える。同問題の1種である最大カット(MAX-CUT)問題について、4000変数の問題の近似解を0.21ミリ秒で得られる。これは同問題の近似解を導く一般的なアルゴリズム「シミュレーテッドアニーリング」と比較して313倍高速だという。

(出所:東芝)
[画像のクリックで拡大表示]

 レーザー光の量子効果を使って同問題を解くNTTのコヒーレントイジングマシン「LASOLV」と比べると、2000変数の最大カット問題で14倍高速になるという。

 さらに、1000万個以上におよぶ相互作用パラメーターを各演算器に並列に入力する高速インターフェース回路を設計した。データの入出力とシステム制御の処理を、4000変数(約1600万パラメーター)の場合は0.4ミリ秒、2000変数(約400万パラメーター)の場合は0.1ミリ秒で完結できる。問題を解く時間を合わせると4000変数では0.6ミリ秒、2000変数では0.2ミリ秒で近似解を応答できる。

この先は有料会員の登録が必要です。今なら有料会員(月額プラン)が12月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら