米Xilinx(ザイリンクス)は、同社が米国サンノゼで2018年10月1~2日に開催した開発者会議「Xilinx Developer Forum (XDF)」で、CPUコア混載FPGAの新製品「Versal」シリーズを発表した(日本語の発表資料)。新世代アーキテクチャー「ACAP(エーキャップ)」を採用する「最初の製品」(同社)である。同アーキテクチャーについては、2018年8月開催のプロセッサーに関する国際会議「Hot Chips 30」(2018年8月19~21日、米国パロアルト)で、同社CEOのVictor Peng氏自らが講演していた(関連記事)。今回は、このACAPの製品化を正式にアナウンスした形である。既に複数の主要顧客への供給を開始しており、一般向けには2019年後半から販売を始める予定だ。TSMCの7nmプロセスで量産する。

Versalを発表。スクリーンは、Xilinxが報道機関向け説明会で利用したスライド(撮影:日経 xTECH)
[画像のクリックで拡大表示]
Hot Chips 30で講演するPeng氏(撮影:日経 xTECH)
[画像のクリックで拡大表示]

 Versalでは、従来製品に比べて大幅に性能を高めた。例えば、Hot Chips 30では、CPUコア混載FPGA「Zynq」の16nmプロセス世代品(製品名では「UltraScale+」世代品)に比べて、機械学習の推論処理の性能を約20倍に、5G通信用の処理性能を約4倍に向上させつつ、消費電力を約40%削減できるとしていた。

この先は有料会員の登録が必要です。有料会員(月額プラン)は登録月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら