富士通は米国時間の2018年8月21日、スーパーコンピュータ「京」の後継機(以下、ポスト京)に向けて開発したCPU(中央演算装置)が、既存の京のCPUに比べて20倍以上の演算性能を持つと明らかにした。富士通で長年にわたりCPU開発を率いるAI基盤事業本部の丸山拓巳シニアディレクターは「一部のベンチマークだけを優先したCPUではない。あらゆるアプリケーションを高速に処理できるCPUを目指した」と、その設計思想を説明する。

ポスト京向けCPU「A64FX」の概要と、現行の市販スパコンが搭載するCPUとの比較
(出所:富士通)
[画像のクリックで拡大表示]

 ポスト京向けCPUを「A64FX」と名付けた。スパコン性能の標準的な指標として使われる科学技術計算のベンチマークテストにおける理論上のピーク性能は2.7テラFLOPS(1秒当たり浮動小数点演算回数)以上。既存の京に採用した「SPARC64 VIIIfx」は128ギガFLOPSであり、A64FXは約20倍のピーク性能を持つ計算だ。2014年に発表した富士通製の市販スパコン「PRIMEHPC FX100」に搭載したCPU「SPARC64 XIfx」と比べても約2.5倍に当たる。

 A64FXの最大の特徴は、スパコン向けCPUとして世界で初めて英アーム(Arm)の命令セット・アーキテクチャー(ISA)を採用したこと。ISAはCPUにどのように命令を出せば良いかを定めたプログラムとのインタフェース仕様。富士通はこれまで「SPARC」を採用してきたが、2016年にArmへの変更を決めた。「ISAの違いが性能面でそれほど大きな影響を与えるわけではない」(丸山シニアディレクター)が、将来性に懸けた。SPARCを使ったスパコンは富士通しか手掛けていなかったが、今後他社がArmを使ったスパコンを開発するようになれば関連ソフトも開発者も増やせると考えた。

 完成したA64FXは、Armアーキテクチャのコアを計算用に48個、補助用に4個備える大規模なCPUだ。それぞれのコアは、512ビット幅のSIMD(シングル・インストラクション・マルチプル・データ)演算の機構を持つ。コア13個を1つのグループにまとめ、コアグループごとに8ギガバイトのHBM2形式のメモリーを接続する構成にした。チップ上のトランジスタの数は87億8600万個に上る。7nm世代の微細加工技術で半導体受託製造企業が製造する。ただし、消費電力関連の情報は非公表とした。A64FX自体の外販や、搭載したサーバーの製品化は未定。

「京の100倍」実現なるか

 文部科学省は2021年度からの本格運用を目指すポスト京について「世界最高水準の汎用性」と「最大で京の100倍のアプリケーション実効性能」という目標を掲げる。ピーク性能に近い実効性能を引き出しやすい現行の京の特徴を継承しながら性能を大幅に向上させる考えだ。

 そのため理化学研究所と富士通は、現行の京と同様に、CPUを多数並べる構成を選んだ。最近はホスト用のCPUと演算用のGPU(グラフィックス処理装置)を組み合わせて価格対性能比を高める構成のスパコンが多い。富士通の丸山シニアディレクターは「GPUは同じ処理の繰り返しには強いが、状況によって処理内容が異なるパターンは苦手にしがち」と話し、あらゆるアプリケーションで性能を高めることが狙いだったと説明する。現行の京はCPUを8万個並べているが、ポスト京でも「同程度の規模感を想定している」(同)。

この先は有料会員の登録が必要です。有料会員(月額プラン)は申し込み初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら