All Programmable RFSoCのイメージ
[画像のクリックで拡大表示]

 米Xilinx社は、「ZYNQ」シリーズなどの、FPGAを含むSoC(System on Chip)に、無線通信用RFアナログ回路の大部分を混載するアーキテクチャー「All Programmable RFSoC」を発表した。混載するのはミキサーやフィルター、A-D/D-A変換器などだ。第5世代移動体通信技術「5G」に向けた取り組みで、2017年後半に製品ロードマップを発表する。

Massive MIMOでRF部が破綻

 Xilinx社は5Gで利用される見込みのMassive MIMOを、従来技術で実装するには多くの課題があると指摘する(図1)。具体的には、(1)アンテナの本数分、基板の面積が増大、(2)FPGAの高速シリアルインターフェースからの電力損失が増大、(3)基板の配線層数の増加により、基板コストが大幅に増える、といったことだ。

図1 シリアルインターフェースの削減で消費電力を半減
従来のMassive MIMO向け無線通信回路(a)と、外付けのRFダイレクトサンプリングデバイスを利用した場合(b)、Xilinx社のRFSoCを用いた場合(c)を比較した。従来は、シリアルインターフェースの本数が多く、電力損失が大きかった。しかも、アンテナの本数が増加すると、基板の面積や配線数も大きく増えた。RFダイレクトサンプリング型のA-D/D-A変換器とDSPによるミキシングやフィルタリング処理を組み合わせたRFダイレクトサンプリングデバイスを用いると、アナログ回路の個別部品は減るものの、ベースバンド回路とアナログ回路間にシリアルインターフェースが残ってしまう。Xilinx社のRFSoCでは、A-D/D-A変換器を混載することでシリアルインターフェースを不要にでき、消費電力を大きく低減できる。
[画像のクリックで拡大表示]

 最近は、アナログ半導体メーカーから「RFダイレクトサンプリングデバイス」と呼ばれる、搬送波を直接サンプリングし、パッケージ内に実装したDSPでミキシングまで実行するA-D/D-A変換器が提供されている。これで(1)や(3)の課題は軽減する。しかし、Xilinx社はこうしたデバイスではFPGAなどのベースバンドICとA-D/D-A変換器をつなぐシリアルインターフェースは減らず、根本的な解決にはならないという。

 一方、今回のRFアナログ回路混載のFPGA SoCでは、「JESD204B」など、外付けのA-D/D-A変換器とのシリアルインターフェースが不要になる。これで「基板の面積と消費電力がそれぞれ5~8割減る」(同社)。

ここからは有料会員の登録が必要です。