本記事は、応用物理学会発行の機関誌『応用物理』、第86巻、第8号に掲載されたものの抜粋です。全文を閲覧するには応用物理学会の会員登録が必要です。会員登録に関して詳しくはこちらから(応用物理学会のホームページへのリンク)。全文を閲覧するにはこちらから(応用物理学会のホームページ内、当該記事へのリンク)。『応用物理』の最新号はこちら(各号の概要は会員登録なしで閲覧いただけます)。

不揮発性記憶機能を有する磁気トンネル接合(MTJ)をCMOS集積回路に内蔵させた新しい集積回路アーキテクチャ「MTJ/MOS ハイブリッド回路技術」について解説する。超微細加工技術の進展に伴い従来型CMOS 集積回路で一層深刻となっている電力消費増大の問題が、この集積回路アーキテクチャにより解決できる原理を説明し、その回路構成の具体例を紹介する。

 近年の極限微細化技術の進展に伴い、エレクトロニクス機器を牽引(けんいん)してきたCMOS(Complementary Metal-Oxide-Semiconductor)集積回路の性能向上(ムーアの法則)が終焉(しゆうえん)を迎え、MOSトランジスタの性能劣化に起因する種々の問題、特に電力消費の増大が深刻になってきている1)。一方、近年種々の新機能素子が登場し、前述した最先端CMOS集積回路の問題を解決するための試みが進められつつある。その典型例の1つに、磁気トンネル接合(Magnetic Tunnel Junction:MTJ)素子を用いた不揮発メモリ(Magnetoresistive Random Access Memory: MRAM)は、原理的にコンピュータシステムで利用されているdynamic RAM(DRAM)とstatic RAM(SRAM)の両方の機能を内蔵し、前述したCMOS実現の弱点(消費電力問題など)を克服する手段として、その研究開発は盛んに進められており2〜5)、従来型半導体メモリの置き換えのみにとどまらず、ロジックLSI全体への技術革新が期待されている6〜9)

 MRAMを実現するうえで重要なスピン注入書き込み可能なSTT(Spin Transfer Torque)-MTJ素子は、不揮発性記憶機能を有するのみならず、優れた書き込み耐性や3次元積層容易性、高速読み出し・書き込み特性、スケーリング容易性、CMOSとの高い親和性など、ほかの不揮発性記憶素子にはない優れた特徴を有している。MTJ素子は、室温でのトンネル磁気抵抗(Tunnel Magneto-Resistance: TMR)比が観測されて以降10,11)、STT書き込み動作12)、TMR比の向上化13〜16)、垂直構造化17〜19)、1X世代向け微細化20,21)、などの技術革新が進められている。また、CMOSロジックとの親和性を見据えた3端子MTJ素子の研究開発も近年進められている22〜25)

 図1は、不揮発性記憶機能の利用によるコンピュータアーキテクチャの変遷(第1世代および第2世代)を示した図である26)。第1世代の不揮発コンピュータアーキテクチャでは、主記憶のDRAMやキャッシュメモリのSRAMを不揮発化するとともに、一時記憶のFF(Flip-Flop)†1も不揮発化するアーキテクチャである。記憶機能の不揮発化により、電源のオン/オフにかかわらず記憶データが消失しないので、もし演算が休止状態となれば、直ちに電源電圧をオフにし、また演算を再開する際に電源電圧を再び再起動する操作(パワーゲーティング(Power-Gating:PG)機能)を容易に適用することができる。リーク電流に起因する待機電力消費が深刻化する最先端MOSトランジスタでは、このPG機能との親和性がコンピュータシステムの超低消費電力化の鍵となる。第2世代の不揮発性コンピュータアーキテクチャでは、記憶機能を単に不揮発化して分散配置するのではなく、既存のロジック回路部と融合させることで、不揮発性機能を有しつつ、ロジック回路機能をさらに高性能化する取り組みである。本稿では、その具体的な回路構成例を以下の章で述べる。

図1 不揮発性VLSIプロセッサアーキテクチャ。(a)第1 世代、(b)第2 世代。
[画像のクリックで拡大表示]

†1 FF (Flip-Flop) コンピュータ内の記憶装置の1つ。特に、演算回路(組合せ回路)の途中結果を格納する一時記憶機能を有する。演算回路との緊密なデータ授受が行われる。

この先は会員の登録が必要です。今なら有料会員(月額プラン)登録で6月末まで無料!