中央大学 理工学部 教授の竹内健氏の研究グループは、3次元(3D)NANDフラッシュメモリーのさらなる大容量化を可能にする技術を開発した。大容量で低コストな3D NANDフラッシュメモリーではシリコン基板に対して垂直方向への電荷の移動がメモリーセルの信頼性を劣化させることを明らかにし、その改善手法として、電荷移動を抑制する「Vth Nearing」を提案した。この手法を用いることにより、データ保持中のメモリーのエラーを40%削減し、メモリーのデータ保持時間を2.8倍に延ばすことに成功した。

3D NAND特有の問題を見出す

 2次元(2D)のNANDフラッシュメモリーが微細化の限界を迎え、メモリーセルを3次元的に積層する3D NANDフラッシュメモリーによるさらなるメモリーの大容量化が推進されている(図1)。

図1 3D NANDフラッシュメモリーの構造
垂直方向にメモリーセルが積層され、下層のメモリーセルから(WL0 、WL1、・・)書き込みが行われる。中央大学のデータ。

この先は有料会員の登録が必要です。今なら有料会員(月額プラン)登録で6月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料会員と登録会員に関するFAQはこちら