システム・コスト低減のために、メモリー用16ピン・パッケージを使用するので、システム・バスにROMやRAMを選択するチップ選択用制御信号にも時分割した制御バス(CM-ROMとCM-RAM0-3)を導入した。そのために追加した命令がチップ選択用命令DCL(Designate Command Line)であった。この工夫により、高価なアドレス・デコーダ回路を使わずに、ROMは最大16個、RAMは最大4個搭載することが可能となった。

 ホフの原案では、RAMは、16桁分のデータ用レジスタと、符号と小数点位置情報を格納するステータス用レジスタなどで構成されていた。しかし、インタープリタを含むシステム全体の制御や入出力機器制御をプログラムで行うためにはプロセッサ内の16本の汎用レジスタだけでは不足となった。そのため、各データ用レジスタに4本ずつのステータス・レジスタを設けた。このことにより、汎用レジスタの一部をRAMのステータス・レジスタに退避させることが可能となり、プログラムの作成が容易となり柔軟性も確保できた。

 LSIのみでシステムを構築する目的が達成できた。プリンタ付き電卓のシステムの構成は、CPUが1個、ROMが4個、RAMが2個、拡張ポートがキーボード用に1個、プリンタ用に2個と予想された。合計10個のLSIが必要となった。結局、使用個数は渡米前と同じだった。

 1969年8月下旬のホフからの提案からすべての技術的問題を解決するのに約3カ月を要した。次なる課題は製品機能仕様書の作成であった。

 4004シリーズLSIの仕様は以下のようになった。

 4004システムは、中央処理ユニットとしてのCPU、プログラム記憶用メモリーROM(256バイト)、データ記憶用RAM(4レジスタ: データ用4 x 16 ディジット + ステータス用4 x 4 ディジット)、10ビットのシリアルデータをパラレルデータに変換するイネーブル端子付き拡張出力ポートの4種類のLSIで構成する。CPUとROMとRAMを、4ビットの双方向性システム・バスを介して結合する。ROMに入力か出力かをメタル層で端子毎に選択可能な4ビットの入出力ポート、RAMに4ビットの出力ポートを設ける。CPUにROMとRAMメモリーのチップ選択命令とチップ選択回路を設ける、外部のデコーダ回路なしで、ROMは最大16個、RAMは最大4個搭載可能とする。

図1●4004システム構成図
[画像のクリックで拡大表示]

この先は会員の登録が必要です。今なら有料会員(月額プラン)登録で5月末まで無料!