本記事は、エレクトロニクス実装学会発行の機関紙「エレクトロニクス実装学会誌」Vol.20 No.3 pp.120-123に掲載された「さらなる高密度実装の実現に向けた0201サイズチップ抵抗器の開発」の抜粋です。全文を閲覧するにはエレクトロニクス実装学会の会員登録が必要です。会員登録、当該記事の閲覧は、エレクトロニクス実装学会のホームページからお進みください。

1.はじめに

 スマートフォンの登場により飛躍的に高密度実装化が進み、電子部品の小型化も加速している。スマートフォンの容積は電力を確保するためにバッテリを優先に割り当てられその脇に回路基板が配置されている(図1)。プリント配線板においてはビルドアップ基板の多層化が進み、実装部品のパッドもはんだフィレットのスペースを惜しむようにフィレットレス化が常識となっている。また、パットオンビア・ビルドアップ配線板により表層配線を極限まで排除する設計となっている(図2)。

図1 iPhone7 内部
[画像のクリックで拡大表示]
図2 iPhone7 表面
[画像のクリックで拡大表示]

 スマートフォンの高機能化、ウェアラブル機器市場の拡大に伴い、高密度実装は新たな局面を迎えており、さらなる高密度実装を実現する手段が検討されている。具体的には抵抗器や積層セラミックコンデンサなどを基板内部に埋め込み、表面実装と組み合わせて三次元実装を行う「部品内蔵基板」と、表面実装の部品点数を増やすための超小型電子部品の開発が進められている(図3)。本稿では後者に関する0201 サイズ(0.25 × 0.125 mm) チップ抵抗器の開発動向について述べる。

図3 実装形態と電子部品の変遷
[画像のクリックで拡大表示]

この先は会員の登録が必要です。今なら有料会員(月額プラン)登録で6月末まで無料!