ソニーグループ(ソニーセミコンダクタソリューションズとソニーセミコンダクタマニュファクチャリング、ソニーLSIデザイン)は、DRAMを積層して1チップ化したCMOSイメージセンサー(撮像素子)を開発し、「ISSCC 2017」で発表した(講演番号:4.6)。スマートフォンをはじめとする携帯機器での利用を想定する。高機能のスマホ向け撮像素子では、上部に裏面照射型の撮像部を、下部にロジック回路部を積層した2層構造を採用したものが一般的。今回、撮像部とロジック回路部の間にDRAMを積層して3層構造にした。DRAMを積層したことで、非常に高速な撮影が可能になる。静止画の場合は、1930万画素で120フレーム/秒、動画の場合は1920×1080画素で960フレーム/秒(fps)の撮影が可能になるという。

開発品の断面(図:ISSCC、作成:ソニーグループ)
開発品の断面(図:ISSCC、作成:ソニーグループ)
[画像のクリックで拡大表示]

 DRAMを搭載しない場合、画像データをイメージセンサー外部のDRAMに出力するインターフェース(I/F)回路のデータ伝送速度で読み出し速度が決まってしまう。DRAMを積層して1チップ化すれば、ロジック回路から出力される大量データをI/F回路に渡す前に、DRAMに一時保管できるので、I/F回路の速度の制限を受けにくい。

 高速撮影に向けて、2層構造の裏面照射型撮像素子の裏面にDRAMダイを一体化したものは開発済みで、デジタルカメラに搭載している(関連記事)。今回の開発品は、小型化を強く求める携帯機器向けという位置付けである。

この先は有料会員の登録が必要です。今なら有料会員(月額プラン)登録で5月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料会員と登録会員に関するFAQはこちら