今回のコラムは、パワーデバイス・イネーブリング協会(PDEA)が主催する「半導体テスト技術者検定2級(パワーデバイス)」の予想問題を紹介する(本コラムの詳細はこちら、PDEAについてはこちら、半導体テスト技術者検定の教科書についてはこちら、検定の問題集についてはこちら)。

 本稿で紹介するのは、半導体技術者検定2級(パワーデバイス)に関する問題の中から、パワーMOSFETのdV/dt耐性である。この耐性はパワーMOSFETのターンオフ期間に発生するデバイス破壊に関して非常に重要である。検定に合格するには、ぜひ正解しておきたい問題である。

 今回の問題の難易度は、★★★である(本コラムでは紹介する問題の難易度を★の数(難易度に応じて1~5個)で表しており、★の数が多いほど難しい)。標準レベルの問題である。

【問題5】難易度:★★★

 次の文章の空欄( )に入る正しい言葉の組み合わせを(1)~(4)の中から選びなさい。

 図1の降圧型DC-DCコンバータ回路において、同期整流パワーMOSFETのターンオフ期間におけるドレイン電圧の時間変化 dV/dt が急峻である場合、CGDCGSを介して変位電流が流れ、(ア)を大きくしていくとゲート電圧が上昇しターンオフできず、(イ)が短絡して大電流により両パワーMOSFETが破壊に至る場合がある。また、この期間にCDSを介しても変位電流が流れ、同期整流パワーMOSFETに図2のパワーVD(Vertical Diffused)-MOSFETを用いると(ウ)の電位上昇をもたらし、同期整流パワーMOSFET内部の(エ)がオンして両パワーMOSFETが破壊に至る場合もある。

 ただし、同期整流パワーMOSFETのゲートから制御回路を見たテブナン等価回路の抵抗(ゲート抵抗RG)は、CGSのインピーダンスよりかなり大きいものとする。

図1 降圧型DC-DCコンバータ回路
[画像のクリックで拡大表示]
図2 パワーVD-MOSFET断面
[画像のクリックで拡大表示]

(1)ア:CGD/CGS イ:インダクタ ウ:P-ベース エ:寄生サイリスタ
(2)ア:CGD/CGS イ:入力電源  ウ:P-ベース エ:寄生バイポーラ・トランジスタ
(3)ア:CGS/CGD イ:インダクタ ウ:N+ソース エ:寄生サイリスタ
(4)ア:CGS/CGD イ:入力電源  ウ:N+ソース エ:寄生バイポーラ・トランジスタ

この先は会員の登録が必要です。有料会員(月額プラン)は申し込み初月無料!