米Cadence Design Systems社は、論理合成ツール「Encounter RTL Compiler」の新バージョン「13.1」を発表した。先端ノード・チップ設計に適用すると、チップの消費電力と性能、面積を最大で15%改善するという。

ここからは会員の登録が必要です。