19nm第2世代プロセスを用いたNANDフラッシュ・メモリ
19nm第2世代プロセスを用いたNANDフラッシュ・メモリ
[画像のクリックで拡大表示]

 東芝は、19nm第2世代プロセスを用いた2ビット/セル(MLC)の64GビットNANDフラッシュ・メモリを開発し、2013年5月から量産を開始すると発表した(リリース)。

 東芝が既に量産している19nm第1世代品では、ワード線のハーフピッチ(線幅/線間隔)が19nm、ビット線のハーフピッチが26nmだった。今回の19nm第2世代品では、ワード線のハーフピッチは19nmで変わらないが、ビット線のハーフピッチが19.5nmにシュリンクされている。

 これによってメモリ・セルがより高密度になり、さらに周辺回路に工夫を加えた結果、64GビットMLC品のチップ面積を従来(19nm第1世代)の131mm2から、今回は94mm2に縮小できた。このチップ面積は現時点で「世界最小」(東芝)とする。

 また、独自に開発した高速書き込み回路方式により、MLC品としては世界最速クラスの25Mバイト/秒の書き込み速度を実現した。

 東芝では今回の19nm第2世代プロセスを採用した3ビット/セル(TLC)品の開発も行っており、2013年度第2四半期に量産を開始する予定である。スマートフォンやタブレット端末などにTLC品を展開していくという。

新型のNANDコントローラを開発

この先は有料会員の登録が必要です。今なら有料会員(月額プラン)登録で5月末まで無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料会員と登録会員に関するFAQはこちら