英ARM社と米Cadence Design Systems社は、台湾TSMCの16nm FinFETプロセス向けにARMのプロセサ・コア「Cortex-A57」をハードニング(RTL→GDS-IIへの設計)した際に、CadenceのEDAツールが適用されたことを発表した。

この先は会員の登録が必要です。今なら有料会員(月額プラン)登録で5月末まで無料!