東京大学 大学院 工学系研究科 電気系工学専攻 教授の高木信一氏らのグループは,産業技術総合研究所,住友化学と共同で,ウエハー張り合わせ法を使って極薄ボディのIII-V族半導体FETを作製し,極薄SOI(silicon on insulator)構造のSi MOS FETをしのぐ性能を実証した。厚さ9nmのInGaAsチャネルを備えるIII-V族半導体FETをSi基板に作製し,約900cm2/Vsの電子移動度を得た。この電子移動度は,極薄SOI構造を備えるSi MOS FETで得られる電子移動度の約2倍とする。

この先は会員の登録が必要です。今なら有料会員(月額プラン)登録で6月末まで無料!