中国上海で開催中のLSI設計の国際会議「ASP-DAC 2005」。セッション5D「Analysis and Simulation Techniques」では,アナログとRF回路を対象にした解析やシミュレーションについて議論された。最初の講演は,米University of MinnesotaのJaijeet Roychowdhury教授らによる「Fast PLL Simulation Using Nonlinear VCO Macromodels for Accurate Prediction of Jitter and Cycle-Slipping due to Loop Non-idealities and Supply Noise」だった。今年度の優秀論文候補にもなっている論文であり,聴衆も多く多数の質問が出た。

ここからは会員の登録が必要です。