図1 LSIの3次元化に関する発表が相次ぐ
LSIの3次元化には,1個のチップ上で機能素子や回路を積層する方法と,複数個のチップを積層する方法がある。2010年6月に開催された半導体製造/回路技術の国際会議「2010 Symposia on VLSI Technology and Circuits」では,これらの技術が続々と登場した。
[画像のクリックで拡大表示]

 2次元から3次元へ─。半導体の技術開発が転換点を迎えつつある(図1)。論理LSIやメモリなどの半導体の進化をこれまで牽引してきたのは,2次元方向の微細化である。ただし,微細化の進展とともに,半導体工場の建設費用やプロセス技術の開発コストの上昇が続いている。

 これに伴い,最先端の微細加工技術を用いた半導体の製造を手掛けられるメーカーがどんどん減り,豊富な資金力と圧倒的な生産規模を持つメーカーに絞られてきた。論理LSIでは,米Intel Corp.や台湾Taiwan Semiconductor Manufacturing Co.,Ltd.(TSMC),韓国Samsung Electronics Co.,Ltd.,メモリではSamsung社や東芝などである。

 一方,LSIの3次元化に舵を切れば,2次元技術で繰り広げられている資金力の勝負から抜け出し,斬新なアイデアや他社にマネができない独創的な技術力を生かせる。コストや性能,消費電力などの指標に与える3次元化の効果は,極めて大きい。微細化のみに頼る従来品に比べてチップ面積やコストを半減したり,これまでと同等の消費電力でデータ転送速度をケタ違いに高めたりといった,「離れ業」が可能になる。

 これに目を付けた国内外の半導体メーカーや大学などの研究機関が,こぞってLSIの3次元技術の研究開発に乗りだしている。2010年6月に米国で開催された半導体製造/回路技術の国際会議「2010 Symposia on VLSI Technology and Circuits」(VLSI Symposia)では,こうした流れを反映するように,LSIの3次元化に関する発表が相次いだ。発表内容を見る限り,LSIの3次元化は従来の微細化とは別の成長軸として確固たる存在に育つのは間違いないだろう。

1チップか多チップか

 LSIの3次元化には,二つの実現手段がある。第1に,1個のチップ上に機能素子や回路を積層する方法。LSIの高集積化・低コスト化に威力を発揮する。今回のVLSI Symposiaでは,コンフィギュレーションSRAMをアモルファスSi TFT技術で形成し,CMOS回路の上に載せた,斬新なコンセプトのFPGA「3D-FPGA」が登場したほか, TMR素子を積層することで多値化したスピン注入方式MRAMの発表があった。

この先は会員の登録が必要です。今なら有料会員(月額プラン)登録で5月末まで無料!