アナログ回路設計力の低下が懸念されて久しい。それを補うことを狙って、さまざまな手法やそれを具現化する設計支援ツール(EDA(Electronic Design Automation)ツール)が提案されてきたが、決定打は未だ登場していない。こうした状況の打開を狙って、国内EDAベンダーのジーダットが新たな設計手法を提案し、同社の半導体/IC設計用EDAシステム「SX-Meister」に実装した(ニュースリリース)。

 同社によれば、デジタル回路設計では設計済みの回路(セルやIP(Intellectual Property)コア)を利用することで、設計規模を拡大し設計期間を短縮してきた。アナログ回路に対しても、設計済み回路を再利用する手法がこれまでにも複数が提案されてきたが、あまり普及していない。未だにトランジスタ単位に設計されるアナログ回路が多いのが現状だ。そこで同社では、現役のアナログ設計者の作業を分析し、それに近い形で設計を進める手法を見出したという。

「AnaCell」と名付けたトランジスタ数が2~10程度の基本回路を使って設計する。ジーダットのスライド
[画像のクリックで拡大表示]

 「設計者は教科書に載っているような回路を参考にして、目標のスペックを満たすように、トランジスタを最適化する(すなわち、トランジスタの幅や長さ(LやW)を調整する)」(ジーダット)。この最適化を行う単位となるのが、2~10個のトランジスタからなる基本回路だという。基本回路をいくつか組み合わせると、コンパレーターやオペアンプなどの1つの機能を持ったアナログ回路となる。同社は2~10個のトランジスタからなる基本回路を「AnaCell」と名付けた。

まず、25種類87セルを用意。種類数よりもセル数が多いのは、CMOS/nMOSなど回路方式が異なるセルを用意しているためだという。「Test Bench」は当該AnaCell(DUT)に回路シミュレーションをかけるために使う。各AnaCellに「Test Bench」が用意される。ジーダットのスライド
[画像のクリックで拡大表示]

 第1弾として、差動入力回路や電流源回路、増幅回路、分圧回路など、25種87個のAnaCellを用意した。AnaCell内の各トランジスタは調整可能(LやWが変更可能)である。Anacellを使って、SX-Meister内の回路設計ツール「Asca-Advanced」上でコンパレーターやオペアンプなどの1つの機能を持ったアナログ回路を以下のように設計していく。

この先は有料会員の登録が必要です。有料会員(月額プラン)は申し込み初月無料!

日経 xTECHには有料記事(有料会員向けまたは定期購読者向け)、無料記事(登録会員向け)、フリー記事(誰でも閲覧可能)があります。有料記事でも、登録会員向け配信期間は登録会員への登録が必要な場合があります。有料会員と登録会員に関するFAQはこちら